Opintojakso, lukuvuosi 2026–2027
COMP.CE.510
Chip Implementation, 5 op
Tampereen yliopisto
- Kuvaus
- Suoritustavat
Opetusperiodit
Aktiivinen periodissa 1 (1.8.2026–18.10.2026)
Aktiivinen periodissa 2 (19.10.2026–31.12.2026)
Koodi
COMP.CE.510Suorituskieli
EnglishLukuvuodet
2024–2025, 2025–2026, 2026–2027Opintojakson taso
Advanced studiesArviointiasteikko
General scale, 0-5Vastuuhenkilö
Responsible teacher:
Matti KäyräResponsible teacher:
Arto OinonenResponsible organisation
Faculty of Information Technology and Communication Sciences 100 %
Coordinating organisation
Computing Sciences Studies 100 %
Asiasisältö
Core content
- ASIC synthesis and physical design
- Standard cell technologies and libraries
- ASIC sign-off tools
Complementary knowledge
- Chip IO planning and constraints
- Design for testability
- Power, performance, and area analysis
Specialist knowledge
- Physical-aware synthesis flow
- Multi-mode Multi-Corner timing closure
Osaamistavoitteet
Esitietovaatimukset
Suositellut esitiedot
Lisätiedot
Oppimateriaalit
Studies that include this course
Suoritustapa 1
To pass the course a minimum number of points must be earned from the exercise project. Grades 2-5 can be achieved by taking the voluntary exam.
Suoritustavan kaikki osat ovat pakollisia.
Participation in teaching
Contact teaching
24.08.2026 – 06.12.2026
Aktiivinen periodissa 1 (1.8.2026–18.10.2026)
Aktiivinen periodissa 2 (19.10.2026–31.12.2026)
Exam
Contact teaching
07.12.2026 – 20.12.2026
Aktiivinen periodissa 2 (19.10.2026–31.12.2026)